로그인정보 입력 영역

아이디

비밀번호

• 홈
• 전자책

책소개

머리말

최근 인공지능(AI) 기술 경쟁이 치열하게 펼쳐짐에 따라, 대용량 데이터를 보다 빠르고 또 비용 및 효율적으로 처리할 수 있는 FPGA의 수요가 증가하고 있다. FPGA는 사용자의 필요에 따라 논리 회로를 직접 설계 가능한 유연성(Programmable)과 알고리즘의 병렬 설계를 통한 높은 처리 성능을 제공한다. 이러한 이유로 산업체와 학계에서는 하드웨어 기술 언어(Hardware Description Language)를 많이 사용하고 있고, 그 필요성이 대두되면서 필자는 이 책을 집필하게 되었다.

본 교재는 FPGA 설계의 기초가 되는 디지털 시스템 설계 및 실습을 설명하였다. 디지털 시스템 설계에는 여러 가지 방법이 있으나, 하드웨어 기술 언어를 이용한 설계 방법이 일반화되고 있다. 이러한 하드웨어 기술 언어 중에서 C언어와 유사한 Verilog HDL을 이용하여 회로를 설계하고, 시뮬레이션을 통해 설계한 회로의 기능을 검증하고, 최종 FPGA에 실장하여 동작을 테스트하였다.

특히 본 교재는 한 학기 수업 분량으로 교재 내용을 구성하였으며, Intel Quartus Prime과 Modelsim 소프트웨어를 처음 접하는 학생들도 따라할 수 있도록 그림을 추가하고 실습을 단계별로 설명하여 학생들의 이해를 돕고자 노력하였다. 뿐만 아니라 소프트웨어 설계와 달리 하드웨어 기술 언어를 이용한 설계의 특성을 이해하고 하드웨어 측면에서 고려해야 할 사항들을 상세히 언급하였다.
본 교재의 1장은 Verilog HDL의 문법, 2장은 Modelsim을 이용한 시뮬레이션(QUI 입력 파형, 매크로 실행, 테스트 벤치), 3장은 Intel Quartus Prime을 이용한 시뮬레이션, 4장은 조합논리회로설계, 5장은 순차논리회로 설계, 6장은 DE0-Nano 보드를 이용한 설계 실습, 7장은 FPGA 임베디드 프로세서 시스템 설계 실습, 마지막으로 부록 Intel Quartus Lite Edition 설치 방법으로 구성되었다.

이 책이 출판될 수 있도록 노력해주신 복두출판사 관계자분들에게 감사의 마음을 전한다.

2021년 6월
한국폴리텍대학 김동진 교수 씀

목차

1장

Verilog 소개

1.1 하드웨어 기술 언어

1.2 모듈

1.3 데이터 형과 연산자

1.3.1 데이터 형

1.3.2 연산자

1.4 연속 할당문

1.5 순차적 할당문

1.5.1 블로킹과 논블로킹 할당문

1.5.2 감지신호 목록

1.5.3 wire와 reg

1.6 조합논리회로 모델링

1.7 순차회로 모델링

1.8 이벤트 제어

1.9 지연 시간

1.10 합성

1.11 조건문

1.11.1 조건 연산자

1.11.2 if 문과 case 문

1.12 Verilog 모델링

1.12.1 동작적 모델링

1.12.2 데이터 흐름적 모델링

1.12.3 구조적 모델링

1.13 상수

1.14 벡터

1.15 배열

1.16 Verilog 반복문

1.16.1 forever 반복문

1.16.2 for 반복문

1.16.3 while 반복문

1.16.4 repeat 반복문

1.17 테스트벤치

1.18 Task와 함수

1.18.1 함수

1.18.2 task

1.19 컴파일러 지시어

1.19.1 `define과 `undef

1.19.2 `ifdef, `else, `elsif, `endif, `ifndef

1.19.3 `include

1.19.4 `timescale

1.20 시스템 task와 시스템 함수

1.20.1 디스플레이 시스템 task

1.20.2 파일 I/O 시스템 task와 시스템 함수

1.20.3 시뮬레이션 제어 시스템 task

1.20.4 변환 함수



2장

Modelsim을 이용한 시뮬레이션

2.1 프로젝트 생성

2.2 Modelsim 시뮬레이션

2.2.1. GUI 편집기를 이용한 시뮬레이션

2.2.2 매크로 실행 파일을 이용한 시뮬레이션

2.2.3 테스트벤치를 이용한 시뮬레이션



3장

Intel Quartus Prime을 이용한 시뮬레이션

3.1. Quartus 프로젝트 만들기

3.2 Top-Level Design Entity 설계

3.2.1 Verilog HDL 파일 생성

3.3 컴파일

3.4 시뮬레이션을 위한 VWF 생성



4장

조합논리회로 설계

4.1 멀티플렉서

4.2 디멀티플렉서

4.3 디코더

4.4 인코더

4.5 비교기

4.6 반가산기

4.7 전가산기

4.8 BCD-to-7 세그먼트 디코더



5장

순차논리회로 설계

5.1 D 플립플롭

5.2 계수기

5.3 유한상태 머신

5.4 시프트 레지스터

5.5 주파수 분주기



6장

DE0-Nano 보드를 이용한 설계 실습

6.1 프로젝트 생성

6.2 Top-Level Design Entity 설계

6.3 컴파일

6.4 시뮬레이션

6.5 디바이스와 핀 할당

6.6 Full Compilation

6.7 FPGA 이미지 다운로드



7장

FPGA 임베디드 프로세서 시스템 설계 실습

7.1 Nios II 프로세서 시스템 하드웨어 설계

7.2 Nios II 프로세서 시스템 소프트웨어 구현

부록 : Intel Quartus Lite Edition 설치 방법

한줄 서평