알라딘
FPGA설계기초 - Verilog-HDL과 Xilinx Vivado(18.1) 및 FSK Ⅲ를 활용한, 제3판
- 평점평점점평가없음
- 저자이제현 (지은이)
- 출판사복두출판사
- 출판일2023-01-10
- 등록일2023-07-31
- 파일포맷pdf
- 파일크기10 M
- 지원기기
PCPHONETABLET 프로그램 수동설치전자책 프로그램 수동설치 안내
아이폰, 아이패드, 안드로이드, 태블릿, PC
보유 1, 대출 0, 예약 0, 누적대출 0, 누적예약 0
저자소개
-1985년 2월: 서울 한국과학기술원(KAIST) 전기 및 전자공학석사 학위 취득-1985년 2월 ~ 1990년 7월: 전자통신연구원 자동설계부 연구원
-1990년 7월 ~ 1993년 3월: SGC-THOMSON KOREA DESIGN CENTER 과장
-1993년 4월 ~ 1996년 3월: 전자부품연구원 ASIC CENTER 선임연구원
-1996년 5월 ~ 1999년 8월: 한국과학기술원 반도체설계교육센터 선임연구원
-1999년 9월 ~ : 동양미래대학교 반도체전자공학과 교수 재직 중
목차
제1부.개요
제1장. ASIC과FPLD, FPGA개요
제2장.설계SW-Vivado
제3장.트레이닝 키트와 동작 검증
제4장Verilog-HDL을 이용한 설계
제2부.디지털 조합회로 설계
제5장.기본 게이트-NOT, AND, OR
제6장.반가산기와 전가산기
제7장. 3선/8선 디코더
제8장. 4입력 멀티플렉서
제9장. 1선/4선 디멀티플렉서
제3부.디지털 순차회로 설계
제10장.기본FlipFlop-D F/F와JK F/F
제11장. 4비트2진 카운터
제12장. 4비트 시프트 레지스터
제13장. 3비트 존슨 카운터
제4부.응용회로 설계
제14장. 7세그먼트LED제어기의 설계
제15장.글자LCD제어기의 설계
제16장.피에조 부저 제어기의 설계
제17장. VGA모니터 제어기의 설계
부록A. Vivado 18.1설치하기
부록B. FSK III주요 핀 정보
